

Literatur- und Quellenverzeichnis

Internetadressen

Auf umfangreiche Listen von Internetadressen wurde verzichtet, denn die Aktualität solcher Angaben ist naturgemäß begrenzt, und es ist einfacher, sie anzuklicken als sie aus dem Buch abzutippen. Näheres auf den Internetseiten des Verfassers:

[11] <https://www.realcomputerarchitecture.com>

[12] <https://www.realcomputerprojects.dev>

Archiveseiten zur Rechnerarchitektur und zu historischen Computern:

[13] <http://www.bitsavers.org>

<http://www.bitsavers.org/pdf/>

[14] <http://www.bitsavers.trailing-edge.com/>

<http://www.bitsavers.trailing-edge.com/pdf/>

[15] <http://www.bitsavers.org/components/>

Viele der nachfolgend angeführten historischen Texte sind dort zu finden, ebenso Informationsmaterial zu historischen Maschinen und Architekturen, die im Text ohne Quellenangabe genannt werden.

Vertrauliche (confidential) Dokumente

Sie stammen aus frei zugänglichen Internetseiten (u. a. aus [13] bis [15]) und wurden heruntergeladen, als sie zugänglich waren. Es ist möglich, daß manche dieser Dokumente aus den Interseiten entfernt wurden.

Architekturhandbücher

Aktuelle Dokumentation ist typischerweise nur noch im Internet verfügbar. Ggf. dort suchen. Wir beschränken uns hier auf Quellen, aus denen wir Beispiele entnommen haben.

Quellenangaben

Das Literatur- und Quellenverzeichnis ist hauptsächlich ein Quellennachweis, weniger eine aktuelle Leseliste. Deshalb verweist es vor allem auf ältere oder historische Literatur, vor allem auf Quellen, aus denen Fakten entnommen und Anregungen gewonnen wurden. Damit wollen wir den Ursprüngen der Ideen soweit wie möglich nahekommen. Ergänzende Literaturangaben in den Literatur- und Quellenverzeichnissen von [1], [11] und [12]. Es versteht sich von selbst, daß man die Fachbegriffe und Titel nutzen kann, um im Internet nach aktuellen Informationsquellen zu suchen. Werke von Gelehrten und Schriftstellern, die zur Weltliteratur oder zu einem voraussetzenden Bildungskanon gehören, werden nicht eigens angeführt.

- [1] Matthes, W.: Ressourcen-Algebra: Versuch einer alternativen Grundlegung der Rechnerarchitektur. Band 1. Rechnerarchitektur als Technikwissenschaft. Logos 2023.
- [2] Matthes, W.: Hardware Resources: a generalizing view on computer architectures. ACM SIGARCH Computer Architecture News, Vol. 18 , Issue 2 (June 1990), S. 7–14.
- [3] Matthes, W.: How many operation units are adequate? ACM SIGARCH Computer Architecture News, Vol. 19, Issue 4 (June 1991), S. 94–108.
- [4] Matthes, W.: Patentanmeldung DE 10 2005 021 749.4 Verfahren und Einrichtung zur programmgesteuerten Informationsverarbeitung.
- [5] Matthes, W.: Patentanmeldung US 11/430,824 Method for Information Processing.
- [6] Matthes, W.: The ReAI Computer Architecture. Proceedings IDAACS 2007, S. 249–254.
- [7] Matthes, W.: Ressourcen statt Prozessorkerne? NTZ 7/8 2009, S. 12–16.
- [8] Matthes, W.: Resources instead of Cores? ACM Sigarch Computer Architecture News, Vol. 38, No. 2 (May 2010), S. 49–63.
- [9] Matthes, W.: Resource Algebra and the Future of FPGA Technology. Circuit Cellar 317, December 2016, pages 18–27.
- [10] Matthes, W.: Zellen, Kerne und Ressourcen. FPGA-Kongreß München 2018.
- [11] Matthes, W.: Minimale Maschinen. Ein Beitrag zu den Grundlagen der Rechnerarchitektur. Logos 2019.
- [12] Matthes, W.: Mikroprogrammierung. Prinzipien, Architekturen, Maschinen. Logos 2021.
- [13] Stodieck, Robert: The IDT FourPort™ SRAM facilitates multiprocessor designs. Application Note AN-43. Renesas Electronics Corporation 2020.
- [14] Mick, John R.: Introduction to IDT's FourPort™ SRAM. Application Note AN-45. Renesas Electronics Corporation 2020.
- [15] van der Poel, Willem L.: Zebra, a simple binary computer. In Proc. ICIP, UNESCO, pages 361 – 365, 1959.
- [16] An Outline of the Functional Design of the Stantec Zebra Computer. Standard Telephones and Cables Ltd. 1958.
- [17] An Introduction to Stantec Zebra. Standard Telephones and Cables Ltd., 1959.
- [18] Programmgesteuerte elektronische Rechenanlage Zuse Z 22 und Z 22 R. Programmierungsanleitung. Zuse K.G. 1960.
- [19] Klemt, Günter: Die elektronische Rechenmaschine Zuse Z 22. Hausmitteilungen Jos. Schneider & Co. Optische Werke Kreuznach. Band 12, 1960, Doppelheft 7/8, S. 74–80.

-
- [20] FullFlex Dual-Port SRAMs Design Guide. Doc. No. 001-89590. Cypress Semiconductor Corporation 2013-2014.
- [21] Firmeninterne Dokumentation zu den Array-Prozessoren IBM 2938 und 3838, u. a. Functional Objectives for an Array Processor, November 1966, und Status Report Array Processor, Januar 1976.
- [22] <https://software.intel.com/content/www/us/en/develop/download/intel-64-and-ia-32-architectures-sdm-combined-volumes-1-2a-2b-2c-2d-3a-3b-3c-3d-and-4.html>.
- [23] <https://www.amd.com/en/support/tech-docs/amd64-architecture-programmers-manual-volumes-1-5>.
- [24] i486 Processor Hardware Reference Manual. Intel 1990.
- [25] Matthes, W.: Intel's i486. Architektur und Befehlsbeschreibung der xxx86er-Familie. Elektor 1992.
- [26] Intel® Itanium™ Architecture Software Developer's Manual. Revision 2.0. 3 Bände. Intel Corporation 2001.
- [27] Intel® Itanium™ Processor Reference Manual for Software Development. Revision 2.0. Intel Corporation 2001.
- [28] ARM Architecture Reference Manual. ARM Limited 2005.
- [29] VAX 780 Architecture Handbook. Digital Equipment Corporation 1977.
- [30] Leonard, Timothy E. (ed.): VAX Architecture Reference Manual. Digital Equipment Corporation 1987.
- [31] Levy, Henry M.; Eckhouse, Richard H. Jr.: Computer Programming and Architecture: The VAX. Digital Equipment Corporation 1980, 1989.
- [32] Flynn, Michael J.: Some Computer Organizations and Their Effectiveness. IEEE Transactions on Computers, Vol. C-21 (1972), S. 948 – 960.
- [33] Chhabra, Arun; Iyer, Ramesh: A Block Floating Point Implementation on the TMS320C54x DSP. Application Report SPRA610. Texas Instruments Incorporated 1999.
- [34] Elam, David; Iovescu, Cesar: A Block Floating Point Implementation for an N-Point FFT on the TMS320C55x DSP. Application Report SPRA948. Texas Instruments Incorporated 2003.
- [35] Knuth, Donald E.: The Art of Computer Programming. Volume 4, Fascicle 1. Bitwise Tricks & Techniques / Binary Decision Diagrams. Addison-Wesley 2009.
- [36] Shanley, Tom: x86 Instruction Set Architecture. Comprehensive 32- and 64-bit Coverage. MindShare Press 2009.

- [37] Glushkow, W. M.: Automaton Theory and Formal Microprogram Transformation. Kibernetika, Vol. 1, 1965, S. 1–9, und Cybernetics 1968, S. 1–8.
- [38] Glushkow, W. M.: Some Problems in the Theories of Automata and Artificial Intelligence. Kibernetika, Vol. 6, 1970, S. 1–9, und Cybernetics 1977, S. 17–27.
- [39] Thayse, A.: Anwendung der Theorie Boolescher Funktionen auf den Entwurf von Algorithmen. In Bochmann, D.; Zakrevskij, A. D.; Posthoff, Ch. (Herausg.): Boolesche Gleichungen, S. 202–215. Verlag Technik 1984.
- [40] Bigelow, Linda; Narasiman, Veynu; Suleman, Aater: An Evaluation of Snoop-Based Cache Coherence Protocols. University of Texas, Austin o. J.
- [41] Culler, David; Singh, Jaswinder Pal: Parallel Computer Architecture: A Hardware/Software Approach. Morgan Kaufmann 1999.
- [42] Handy, Jim: The Cache Memory Book. Morgan Kaufmann 1998.
- [43] Sorin, Daniel; Hill, Mark; Wood, David: A Primer on Memory Consistency and Cache Coherence. Morgan & Claypool 2011.
- [44] The Burroughs D825 Modular Processor System. TR61-58B. Burroughs Corporation 1961.
- [45] Digital ASIC Capabilities. BRD8069/D. ON Semiconductor 2008.
- [46] Hardcopy IV Device Handbook. Altera Corporation 2008.
- [47] PICmicro Mid-Range MCU Family. Microchip Technology Inc. 1997.
- [48] 28/40/44/48-Pin, Low-Power, High-Performance Microcontroller with XLP Technology PIC18F26/45/46/55/56Q24. Microchip Technology Inc. 2025.
- [49] FCT Logic and Clock Management Products Databook. Quality Semiconductor 1995.
- [50] Lancaster, Don: Das CMOS-Kochbuch. IWT-Verlag 1991 (6. Auflage).
- [51] ALVC Advanced Low-Voltage CMOS Data Book. SCED006b. Texas Instruments 1999.
- [52] CMOS Logic Data. DL131/D. ON Semiconductor 2000.
- [53] High Speed CMOS Databook, 2nd Edition. SGS-Thomson 1994.
- [54] Advanced CMOS Logic. Designer's Handbook. Texas Instruments 1987.
- [55] AHC/AHCT Logic. Advanced High-Speed CMOS Data Book. Texas Instruments 1997.
- [56] CMOS Logic Databook. National Semiconductor 1988.
- [57] CMOS, the Ideal Logic Family. Application Note AN-77. Fairchild Semiconductor 1983.

- [58] CMOS Power Consumption and Cpd Calculation. SCAA035B. Texas Instruments 1997.
- [59] 8-bit AVR Microcontroller with 16/32/64/128 KBytes In-System Programmable Flash. Datasheet. Atmel Corporation 2010.
- [60] Preliminary Data Sheet AVR32EA28/32/48. Microchip Technology Inc. 2025.
- [61] CMOS Logic Databook. National Semiconductor Corporation 1988.
- [62] Rizzatti, L.: Data processing consumes less energy than moving data. In 11 Myths About Generative AI. <https://www.electronicdesign.com/print/content/21278290>.
- [63] Chapman, Ken: Performance + Time = Memory (Cost Saving with 3-D Design). White Paper WP 273. Xilinx, Inc. 2008.
- [64] Chertok, Boris Evseevich: Rockets and People. Vier Bände. NASA History Series SP-2005-4110, SP-2006-4110, SP-2009-4110, SP-2011-4110. National Aeronautics and Space Administration NASA History Office 2005 bis 2011.
- [65] Spartan-3 Generation FPGA User Guide. Xilinx, Inc. 2008.
- [66] Flynn, M. J.; Oberman, S. F.: Advanced Computer Arithmetic Design. John Wiley & Sons, Inc. 2001.
- [67] Thornton, J. E.: Design of a Computer. The Control Data 6600. Scott, Foresman and Company 1970.
- [68] HEP Principles of Operation. Denelcor 1981.
- [69] Matthes, W.: Extending Machine Instructions. How to Turn a Processor Temporarily into a Microprogrammed Control Unit. Circuit Cellar #387, October 2022, S. 33 bis 39.
- [70] Matthes, W.: Embedded Electronics 3. Hard- und Software. Elektor 2011.
- [71] Dinman, Saul: The Direct Function Processor Concept for System Control. Computer Design Magazine, March 1970.
- [72] Introduction to the MAXQ Architecture. Application Note 3222, Maxim Integrated Products 2004.
- [73] Corporaal, Henk: Microprocessor Architectures: From VLIW to TAA. John Wiley 1997.
- [74] MicroBlaze Processor Reference Guide UG 081. Xilinx, Inc. 2009.
- [75] OpenPeak Conversion from RISC Architecture with External DSP to Intel Architecture Boosts Performance Up to 10X. Case Study 320950. Intel Corporation 2008.
- [76] Giloi, W. K.: Die Entwicklung der Rechnerarchitektur von der von Neumann-Maschine bis zu Rechnern der "fünften Generation". Elektronische Rechenanlagen 26. Jahrgang (1984), Heft 2, S. 55-70.

- [77] Matthes, W.: Microprogramming Choices Explained (Part 1). The Microprogram Control Unit. Circuit Cellar #378, January 2022, S. 26 bis 35
- [78] Matthes, W.: Microprogramming Choices Explained (Part 2). Microprogrammable Machines. Circuit Cellar #379, February 2022 , S. 22 bis 32.
- [79] System /360 Model 50 Multiplexor Channel Field Engineering Theory of Operation. IBM Corporation 1966.
- [80] Uhr, L. (ed.): Parallel Computer Vision. Academic Press 1987.
- [81] IBM 1620 Data Processing System Reference Manual. IBM Corporation 1961.
- [82] Brosch, H.-J.: Architekturen zur Parallelverarbeitung auf dem Prinzip der strikten simultanen Rekursion. Habilitationsschrift. Berlin 1990.
- [83] Zuse, K.: Rückblick und Ausblick. Wiederentdeckung verschütteter Ideen aus der Pionierzeit des Computers. Vortrag auf der Tagung Workshop on Computer Architecture Erlangen, 22./23. Mai 1975.
- [84] Iverson, K. E.: A Programming Language. Wiley 1962.
- [85] Gavrilov, M. A.; Zakrevskij, A. D.: LYaPAS: A Programming Language for Logic and Coding Algorithms. Academic Press 1969.
- [86] Wakefield, S. P.; Flynn, M. J.: Reducing execution Parameters through correspondence in Computer architecture. IBM J. Res. Dev. Vol. 31 No. 4 (July 1987), S. 420-434.
- [87] Turing, Alan M.: Intelligent Machinery: A Report by A. M. Turing. National Physical Laboratory, 1948. Nachdruck u. a. in Copeland, Jack B. (ed.): The Essential Turing. Clarenton Press 2004.
- [88] Microprogrammer's Reference ECLIPSE MV/10000 Computer. Data General 1983.
- [89] Microprogramming with the Eclipse Computer WCS Feature. Technical Reference. Data General 1974.
- [90] AMI 7300 Microprocessor General and Functional Description / Microinstruction Summary. American Micro-Systems 1973.
- [91] Hewlett-Packard 2100 Computer microprogramming guide. Hewlett-Packard 1972.
- [92] Microdata 3200 Microprogramming Reference Manual. Microdata Corporation 1976.
- [93] Varian Microprogramming Guide. Varian Data Machines 1973.
- [94] MULTI Micromachine Description. Nanodata 1976.
- [95] Shriver, B. D.: A Description of the MATHILDA System. Aarhus University 1973.
- [96] Kornerup, P.; Shriver, B. D.: An Overview of the MATHILDA System. Aarhus University 1974.

-
- [97] IBM System/360 Principles of Operation. Form A22-6821-7. IBM Corporation 8th ed. 1968.
- [98] IBM z/Architecture Principles of Operation. SA22-7832-02. IBM Corporation 2005.
- [99] IBM z/Architecture Reference Summary. SA22-7871-02. IBM Corporation 2003.
- [100] Zuse, Konrad: Der Computer – mein Lebenswerk. Springer 1984.
- [101] Zuse, K.: Der Plankalkül. Kommentierter Nachdruck der Fassung von 1945. Vol. 63. Sankt Augustin, Gesellschaft für Mathematik und Datenverarbeitung (GMD) / Bundesministerium für Bildung und Wissenschaft (BMBW). BMBW-GMD-63 1972.
- [102] Worthman, E.: Exploring the Essential Role of Analog Technology. <https://www.electronicdesign.com/print/content/55233379>.
- [103] Fick, D.: What's the Difference Between Analog and Digital Computing? [electronicdesign.com/print/content/55088679](https://www.electronicdesign.com/print/content/55088679)
- [104] Vehling, T.: 11 Myths About Analog Compute. <https://www.electronicdesign.com/technologies/analog/article/21180871/mythic-11-myths-about-analog-compute>.
- [105] Power-Efficient AI Acceleration, from Edge to Enterprise. <https://mythic.ai/>
- [106] AD835 250 MHz, Voltage Output, 4-Quadrant Multiplier Data Sheet. Analog Devices, Inc. 1994 bis 2014.
- [107] Functional Objectives for an Array Processor. IBM Confidential, November 17, 1966.
- [108] The age of array processing is here. Floating Point Systems, Inc. 1977.
- [109] AP-120B Array Transform Processor. Processor Handbook 7259-O2. Floating Point Systems, Inc. 1976.
- [110] Processor Handbook 860-7259-003. Floating Point, Inc. 1979.
- [111] Viakos, H.; Milutinovic, V.: GaAs Microprocessors and Digital Systems. An Overview of R&D Efforts. IEEE Micro Vol. 8 No. 1 (February 1988), S. 28-56.
- [112] Wulf, Wm. A.: The WM Computer Architecture. Computer Architecture News Vol. 15 No. 4 (September 1987), S. 70-84.
- [113] Colwell, R. P. et al.: A VLIW Architecture for a Trace Scheduling Computer. In: Second International Conference on Architectural Support for Programming Languages and Operating Systems. Operating Systems Review Vol. 21 No. 4 (October 1987), S. 180-192.
- [114] 80860 CPU positions Intel to take on minisupercomputers. Computer Design Vol. 28 No. 7 (April 1, 1989), S. 20-23.
- [115] i860™ Microprocessor Data Sheet. Order No. 240296. Intel Corporation 1989.

- [116] i860™ 64-Bit Microprocessor Hardware Design Guide. Intel Corporation 1989.
- [117] i860™ Processor Performance. Release 1.0. Intel Corporation 1989.
- [118] i860™ Microprocessor Family Programmer's Reference Manual. Intel Corporation 1991.
- [119] Margulis, N.: i860™ Microprocessor Architecture. Osborne McGraw-Hill 1990.
- [120] Motorola unveils new RISC microprocessor flagship. Computer Design Vol. 27 No. 9 (May 1, 1988), S. 21-32.
- [121] MC88100 RISC Microprocessor User's Manual. Prentice-Hall 1990.

Lizenzbedingungen

Die hier mitgeteilten eigenen technischen Lösungen wurden zum Zwecke des Erkenntnisgewinns aus der jeweiligen Problemstellung heraus selbständig entwickelt, ohne nach vorhandenen Lösungen und Prioritäten zu suchen (Clean Slate). Sie sind frei nutzbar (Open Source Hardware). Es gelten die Bedingungen der CERN Open Hardware License Version 2 – Permissive (CERN OHL). Für die Funktionsfähigkeit, die Eignung für eine beliebigen Einsatzzweck und die Freiheit von fremden Urheber- oder Schutzrechten kann keine Garantie übernommen werden. Die Lizenzbedingungen sind – zusammen mit näheren Erläuterungen – u. a. unter folgenden Internetadressen zu finden:

- [I6] <https://www.ohwr.org/project/cernohl/wikis/home>
<https://www.ohwr.org/project/cernohl/wikis/Documents/CERN-OHL-version-2>
https://ohwr.org/cern_ohl_p_v2.pdf

Bildquellennachweis:

Alle Abbildungen vom Verfasser. Cliparts: Corel WordPerfect.