

Aufgabe 1

Erklären Sie kurz die Begriffe Wrap-Around-Arithmetik und Sättigungsarithmetik. Berechnen Sie die Ergebnisse der folgenden Rechenoperationen gemäß Wrap-Around-Arithmetik. Die Werte sind vorzeichenlose 16-Bit-Binärzahlen. Ergebnis hexadezimal angeben.

- a) 7213H + 9018H
- b) 1234H - A000H

Aufgabe 2

In einer Schaltung wird ein Schaltkreis über ein kombinatorisches Netzwerk zurückgesetzt. Sie messen die dargestellten Signalverläufe (Abb. 1). Ist das in Ordnung? Kennzeichnen und erläutern Sie ggf. gefundene Fehler.




Abb. 1

Aufgabe 3

Skizzieren Sie ein Kontaktnetzwerk (mit Arbeitskontakten), das folgende kombinatorische Verknüpfung verwirklicht: $a \& b \& (c \vee d)$.

Aufgabe 4

Nennen Sie wenigstens 3 Programmierverfahren für programmierbare Logik.

Aufgabe 5

Auf einer Leiterplatte, die eine Schnittstellenhardware trägt, werden zwei Fehlersignale gebildet: PARITY_CHECK und TIME_OUT. Nun wird eine Änderung erforderlich: man wünscht ein einziges Fehlersignal INTERFACE_ERROR, das wie folgt zu bilden ist:

$$\text{INTERFACE_ERROR} = \text{DATA_TAKEN} \& \text{PARITY_CHECK} \vee \overline{\text{DATA_TAKEN}} \& \text{TIME_OUT}$$

In den Schaltkreisen der Leiterplatte sind noch drei Funktionselemente frei (Abb. 2). Lassen Sie sich was einfallen...




Abb. 2

Aufgabe 6

Zwei Binärzahlen A, B sind miteinander zu vergleichen. Hierzu verwenden wir eine Zweierkomplement-ALU und rechnen $A - B$. Die ALU liefert die typischen Bedingungssignale Ausgangsübertrag (CARRY), Ergebnis = 0 (ZERO), Überlauf (OVERFLOW) sowie das Ergebnisvorzeichen (SIGN). Welche Signale werten Sie aus, um folgende Vergleichsaussagen zu erkennen?

- a) $A = B$,
- b) $A < B$, wenn A und B vorzeichenlose Binärzahlen sind,
- c) $A > B$, wenn A und B vorzeichenlose Binärzahlen sind,
- d) $A < B$, wenn A und B ganze Binärzahlen sind,
- e) $A > B$, wenn A und B ganze Binärzahlen sind.

Aufgabe 7

Erläutern Sie kurz das Wirkprinzip einer Carry-Select-Addierers. Skizzieren Sie das Blockschaltbild eines Carry-Select-Addierers mit einer Verarbeitungsbreite von 16 Bits. Die Grundlage: 8-Bit-Addierer gemäß Abb. 3.




Abb. 3

Aufgabe 8

Wenn eine LED-Timesharing-Anzeige stehenbleibt, kann die jeweils aktive Anzeige Schaden nehmen. Vorsichtige Entwickler überwachen deshalb den Umlauf. Abb. 4 zeigt eine Lösung. Eines der Digit-Signale wird mit einem Flipflop erfaßt, das seinerseits von einem Mikrocontroller zyklisch abgefragt wird. Das Prinzip ist klar: von Zeit zu Zeit abfragen und nach der Abfrage das Flipflop zurücksetzen. Wird beim Abfragen das Flipflop als nicht gesetzt erkannt, so handelt es sich um einen Fehler (der von weiterer Software behandelt wird). Betrachten Sie Abb. 9 genauer: welche der beiden Varianten a), b) ist besser? (Kurze Begründung.)




Abb. 4

Aufgabe 9

Entwerfen Sie ein vollsynchrones 4-Bit-Register (Abb. 5). Funktionselemente: D-Flipflops + Gatter und Multiplexer nach Wahl. (Bitte alle 4 Bitpositionen darstellen.)

Die Funktionen:

- wenn ENABLE = 0: nichts tun (Daten halten),
- wenn ENABLE = 1: mit Low-High-Flanke des Taktes CLOCK Registerinhalt gemäß Tabelle 1 ändern.

MODE1	MODE0	Funktion
0	0	Laden mit eingangsseitiger Datenbelegung D3...D0
0	1	Laden mit Festwert 0
1	0	Laden mit Festwert +1
1	1	Laden mit Festwert -1 (Zweierkomplement)

Tabelle 1




Abb. 5


Aufgabe 10

Womit müssen Sie rechnen (Fachbegriff + kurze Erläuterung), wenn Eingangssignale an Registern innerhalb der vorgeschriebenen Setup- und Haltezeit-Intervalle umschalten (d. h., wenn sie zu solchen Zeiten schalten, wo sie an sich stabil anliegen müßten)?

Aufgabe 11

Denksportaufgabe: Es ist ein BCD-Decoder (Abb. 6) zu entwerfen, der wahlweise auf das Neunerkomplement umgeschaltet werden kann (Steuersignal NCOMP = 0: 0H => NULL, 1H => EINS usw.; Steuersignal NCOMP = 1: 0H => NEUN; 1H => ACHT usw.). Funktionselemente: ein BCD-Decoderschaltkreis sowie Gatter und Multiplexer nach Wahl. Alternative Lösungsansätze: (1) Ausnutzung des Decoderschaltkreises, der durch Zusatzbeschaltung entsprechend erweitert wird, (2) Aufbau eines umschaltbaren Decoders von Grund auf. Entscheiden Sie sich für einen der beiden Ansätze und lassen Sie sich was einfallen (es sei verraten, daß auf Grundlage von Ansatz (1) die Punkte recht schnell zu verdienen sind (skizzenhafte Darstellung des Prinzips genügt)).

a) der zu entwerfende Decoder



b) ein herkömmlicher Decoder darf als Funktionselement verwendet werden




Abb. 6

Aufgabe 12

Ein Zähler vom Typ 74x161 ist gemäß Abb. 7 beschaltet. Geben Sie den Bereich der Zählwerte an.




Abb. 7

Aufgabe 13

Welchen eigentümlichen Vorteil hat ein Carry-Save-Addierer?

Aufgabe 14

Nennen Sie zwei Zählerschaltungen, die garantiert glitchfrei arbeiten.

Aufgabe 15

Wieviele Flipflops sind für einen Zähler erforderlich, der modulo 22 zählen soll:

- a) bei Ausführung als Ringzähler,
- b) bei Ausführung als Johnsonzähler,
- c) bei Ausführung als asynchroner Binärzähler,
- d) bei Ausführung als synchroner Binärzähler,
- e) bei Ausführung als linear rückgekoppeltes Schieberegister?

Aufgabe 16

An Schaltkreisen, die Register enthalten, messen Sie die in Abb. 8 gezeigten Signalfolgen. Welcher der Schaltkreise (a oder b) enthält ein D-Flipflop-Register, welcher ein Latch-Register? (Kurze Begründung.)




Abb. 8

Aufgabe 17

Wir beziehen uns auf Abb. 9.

a) Gelten folgende Aussagen? (Antwort mit "Ja" oder "Nein".)

1. Funktionselement 3 ist mit Funktionselement 4 verbunden.
2. Funktionselement 2 ist mit Funktionselement 7 verbunden.
3. Funktionselement 4 ist mit Funktionselement 10 verbunden.
4. Funktionselement 3 ist mit Funktionselement 8 verbunden.

b) Das Signal Nr. 2, das an Funktionselement 3 seinen Ursprung hat, ist zu verfolgen. An welchen anderen Funktionselementen messen Sie? (Nummern angeben.)




Abb. 9

Aufgabe 18

Welche maximale Zykluslänge hat ein linear rückgekoppeltes Schieberegister mit 12 Flipflops?

Aufgabe 19

Am Eingang einer Schaltung messen Sie die dargestellten Signalverläufe (Abb. 10). Was erwarten Sie am Ausgang? (Signalverlauf in idealisierter Form in das Diagramm einzeichnen.)




Abb. 10

Aufgabe 20

Eine Steckkarte hat ein NAND-Gatter als Adreßdecoder (Abb. 11). Die Adresse umfaßt insgesamt 10 Bits (9...0). Auf welchen Adreßbereich (in Hex) ist die Steckkarte eingestellt?




Abb. 11

Aufgabe 21

Stellen Sie die folgenden Bitfolgen hexadezimal dar:

- a) 1011 1101B
- b) 01 1110B
- c) 10101011 10101010B

Aufgabe 22

Geben Sie folgende hexadezimal dargestellte Werte binär an:

- a) A21H
- b) F133H
- c) 572H

Aufgabe 23

Wandeln Sie folgende Dezimalzahlen in Binärzahlen um (binäre Darstellung):

- a) 39
- b) 111
- c) -110 (Zweierkomplementdarstellung)

Aufgabe 24

Wandeln Sie folgende Binärzahlen in Dezimalzahlen um:

- a) 100 1001 (vorzeichenlos)
- b) 1011 1001 (Zweierkomplementdarstellung)
- c) 3C1H

Aufgabe 25

Die Bitposition 5 (Rechtsindizierung) in einem Byte soll gesetzt werden. Welche Verknüpfung wenden Sie hierfür an? Wie sieht der entsprechende Operand aus (Hexadezimaldarstellung)?

Aufgabe 26

Minimieren Sie folgende Schaltfunktion mittels Karnaugh-Plan:

$$\bar{a}\bar{b}\bar{c}d \vee a\bar{b}\bar{c}d \vee \bar{b}\bar{c}d \vee \bar{b}cd \vee ab\bar{c}d$$

**** *Ende* ****