

Aufgabe 1

An einem Schaltkreis, der ein Register enthält, messen Sie die in Abb. 1 gezeigte Signalfolge. Handelt es sich dabei um ein D-Flipflop- oder um ein Latch-Register? (Kurze Begründung.)




Abb. 1

Aufgabe 2

Abb. 2 zeigt einen Schaltungsausschnitt. Wird diese Schaltung immer zuverlässig arbeiten? Erläutern Sie kurz, welches Problem Sie sehen und schlagen Sie ggf. eine Änderung vor.




Abb. 2

Aufgabe 3

An den Eingängen eines JK-Flipflop messen Sie den Signalverlauf gemäß Abb. 3. Was erwarten Sie am Ausgang?

Hinweis: Es handelt sich um ein flankengesteuertes JK-Flipflop, das auf die Taktrückflanke (High-Low) schaltet (z. B. um den Typ 74x112).




Abb. 3

Aufgabe 4

Entwerfen Sie ein vollsynchrones 8-Bit-Register, das bitweise geladen werden kann. Zur Bitadressierung steht ein Decoder 74x138 zur Verfügung (Abb. 4). Grundlage: D-Flipflops. Neben dem Decoder darf in der Abbildung angegebene 2-zu-1-Multiplexer eingesetzt werden. Alles weitere ist mit Gattern (UND, ODER) und Negatoren aufzubauen. Es genügt, jeweils nur das Wesentliche darzustellen (z. B. anhand einer Bitposition).




Abb. 4

Zur Funktionsweise: D - Dateneingang; A2, A1, A0 - Bitadresse; LD - Ladeerlaubnis. A2, A1, A0 wählen eine Bitposition aus (0, 0, 0 \triangleq Ausgang O0; 0, 0, 1 \triangleq Ausgang O1 usw.). Ist LD aktiv (High), so soll die Belegung des Dateneingangs D in die ausgewählte Bitposition übernommen werden. Der Inhalt der anderen Bitpositionen bleibt dabei erhalten. Ist LD inaktiv, so soll der gesamte Registerinhalt erhalten bleiben (auch bei anliegendem Takt).

Aufgabe 5

Entwerfen Sie ein vollsynchrones Register gemäß Abb. 5 mit folgenden Funktionen:

- wenn LOAD = High und DIAG = Low: Daten übernehmen,
- wenn DIAG = High: die Bitpositionen, an denen eingangsseitig High anlegt, wechseln ihre Belegung (0 => 1, 1 => 0; Toggle-Funktion, z. B. zu Prüfzwecken). Die Belegung der anderen Positionen bleibt erhalten.
- sonst: Datenbelegung halten.

Funktionselemente: D-Flipflops und elementare Gatter (UND, ODER, NAND, NOR, XOR Negation). Es genügt, eine Bitposition sowie die ggf. erforderliche zentrale Logik darzustellen.




Abb. 5

Aufgabe 6

Entwerfen Sie eine Zusatzbeschaltung, die ein T-Flipflop in ein JK-Flipflop umwandelt (Abb. 6).




Abb. 6

Aufgabe 7

Welchen Vorteil hat der asynchrone Binärzähler, wenn es um höchste Zähhfrequenzen geht?

Aufgabe 8

An den Eingängen eines 2-Bit-Registers liegen Impulse gemäß Abb. 7 an.

- a) zeichnen Sie die ausgangsseitigen Impulsfolge ein, wenn es sich um ein Latch-Register handelt,
- b) zeichnen Sie die ausgangsseitigen Impulsfolge ein, wenn es sich um ein D-Flipflop-Register handelt.




Abb. 7

Aufgabe 9

Entwerfen Sie ein vollsynchron arbeitendes 16-Bit-Register (Abb. 8) mit den Funktionen gemäß folgender Tabelle.

Steuersignale			Funktion
CTL2	CTL1	CTL0	
0	0	0	Laden eines 16-Bit-Operanden
0	0	1	Laden mit Festwert 0
0	1	0	Laden mit Festwert -1
0	1	1	Linksschieben ^{*)}
1	0	0	Rechtsschieben ^{*)}
1	0	1	Rechtsschieben arithmetisch ^{*)}
1	1	0	Belegung wechseln (Toggle-Funktion: bitweise zyklisch 0 - 1, 1 - 0)
1	1	1	nichts tun (halten)

^{*)}: ausgeschobene Bits gehen verloren.

Bauelementevorrat: D-Flipflops, kombinatorische Bauelemente nach Wahl (suchen Sie sich solche aus, mit denen Sie die Funktionen realisieren können, die aber andererseits eine vergleichsweise einfache zeichnerische Darstellung ermöglichen).




Abb. 8

Aufgabe 10

Einem Mikrocontroller soll ein Fehler-Flipflop vorgeschaltet werden (Abb. 9). Dieses soll durch ein impulsförmiges Fehlersignal ERROR gesetzt und durch ein programmseitig schaltbares Signal ERROR_RESET gelöscht werden. Flipfloptyp: D-Flipflop 7474. Geben Sie zwei Schaltungen an, die ein jeweils anderes Schaltverhalten verwirklichen:

- a) das Flipflop soll gesetzt bleiben, falls während des programmseitigen Löschens (also bei aktivem ERROR_RESET).
- b) das Flipflop soll durch Erregen von ERROR_RESET unter allen Umständen gelöscht werden, auch wenn währenddessen das ERROR-Signal erregt wird.




Abb. 9

Aufgabe 11

Welches Impulsdiagramm ergibt sich aus der folgenden Schaltung (Abb. 10)? (Es genügt, einen Schieberegister-Umlauf darzustellen.)




Abb. 10

Aufgabe 12

Denksportaufgabe: Abb. 11 zeigt ein JK-Flipflop vom Typ 74x109. Können Sie es sich denken, weshalb man den K-Eingang invertiert ausgelegt hat?




Abb. 11