

Xmega-Trainer 13

Stand: 16. 12. 2013

Die Xmega-Mikrocontroller der Fa. Atmel enthalten einen 8-Bit-AVR-Prozessorkern und eine gegenüber den Atmega- und Attiny-Typen beträchtlich erweiterte E-A-Ausstattung, unter anderem Digital-Analog-Wandler, mehrere serielle Schnittstellen und USB. Ihre Betriebsspannung beträgt maximal 3,6 V (praktisch 3,3 V).

Es ist eine Hardware zu entwickeln, die in ihrem Formfaktor dem Universalgerät 12a entspricht. Hierbei soll ein Xmega der AU-Baureihe in einem 44poligen TQFP-Gehäuse zum Einsatz kommen. Es soll möglich sein, Module mit 5-V-Versorgung anzuschließen. Auch soll die Hardware in Mehrprozessorsysteme einbezogen werden können.

Wir nehmen zunächst den Xmega und nicht den ARM, weil der Prozessorkern einfacher ist.

Zweck der Arbeit:

- Vertrautwerden mit der Leiterplattenentwicklung für SMD-Bauelemente.
- Nutzung von Mikrocontrollern mit erweiterter E-A-Ausstattung.
- Bearbeitung des Problems der Pegelwandlung.
- Bereitstellung einer elementaren Plattform, die zur Verarbeitung analoger Signale geeignet ist (analoge Ein- und Ausgabe).

Die Anpassung an 5-V-Umgebungen

Universelle, d. h. bitweise frei umsteuerbare 5-V-Ports könnte man nur mit einer entsprechenden Anzahl von Pegelwandlerschaltkreisen bauen. Die Mikrocontroller müßte die doppelte Anzahl an E-A-Pins haben (jeweils ein Datenbit und ein Richtungssteuerbit). Die Auslagerung in ein CPLD ist keine zukunftssichere Lösung, da neuere CPLD-Typen nur für niedrige Betriebsspannungen (z. B. 1,9V) gefertigt werden und maximal zu 3,3-V-Pegeln kompatibel sind. Pegelwandlerschaltkreise mit automatischer Richtungserkennung haben ein zu geringes Treibvermögen (z. B. 400 μ A oder weniger). Deshalb kann die Anpassung letzten Endes nur anwendungsspezifisch ausgeführt werden.

Die Hardware in Module aufteilen?

Der Gedanke liegt nahe, den Xmega-Trainer in eine Art Kernmodul mit 3,3 V und ansteckbare Wandler- oder Adaptermodule aufzuteilen. Dann zerfällt alles in viele kleine Leiterplatten, die irgendwo und irgendwie befestigt werden müssen. Manche der brauchbaren Steckverbinder sind teurer als ein Mikrocontroller. Deshalb sollen mehrere Grundtypen des Xmega-Trainers entwickelt werden:

Typ 1: Der Grundtyp zum freien Experimentieren. Eine serielle Schnittstelle; alle E-A-Ports direkt herausgeführt, zusätzliche Steckkontakte für Schraubklemmen (Phoenix Contact, Rastermaß 3,81 mm).

Typ 2: Mit Erweiterungsbus zum Anschließen von LCD-Anzeigen, zum Ausbau als kleine SPS usw. Eine serielle Schnittstelle. Ports A und B direkt herausgeführt. Port D als umsteuerbarer 5-V-Bus. Port C: Bits 3...0 als 5-V-Ausgänge, Bits 7...4 umsteuerbar. Port E0 zur Umsteuerung von Port C, Port E1 zur Umsteuerung von Port D. Zusätzlicher Anschluß für Einheitsbedientafel 02/10. Datenbits vom Port D, Steuersignale vom Port C. Die zusätzliche direkte Herausführung der Ports C, D, E ist zu untersuchen (TBD).

Typ 3: Mit insgesamt 5 seriellen Schnittstellen als aktiver Verteiler, Hub, zentraler Master, Kommandogerät o. dergl. Ports A und B direkt herausgeführt. Acht 5-V-Signale umschaltbar in zwei Abschnitten zu 4 Bits (Ports C und D, Bits 5, 4, 1, 0). Hierüber Einheitsbedientafel 02/10 anschließbar. Umsteuerung über Port E.

Typ 4: Analysator für serielle Schnittstelle. Zwei RX-Eingänge zu Analyse Zwecken. Eine serielle Schnittstelle zur Kommunikation. Verbleiben 28 Signale. Nutzung zum Anschließen von LCD-Anzeigen und Bedienmitteln. TBD.

Jeder Typ hat eine serielle Schnittstelle zu Kommunikationszwecken. Pegel: 5 V oder RS232. Programmierung: über PD-Schnittstelle. Auf eine besondere SPI-Schnittstelle (analog Universalgerät 12a) wird zunächst verzichtet.

Betriebsspannung: 5 V von außen. 3,3 V intern über Low-Dropout-Regler (LDO).

Wandlerplatine Xmega auf ATmega 40pol.


Nutzung: Zum Bestücken vorhandener Geräte (STK500, Universalgerät 12a, Port Sniffer usw.).
Alle diese Geräte können mit 3,3 V betrieben werden.

Es ist im Grunde nur auf die serielle Schnittstelle Rücksicht zu nehmen.
SPI zur Programmierung ist bedeutungslos. Eigener PDI-Steckverbinder.


| Pin | Atmega | Xmega | Xmega | Atmega | Pin |
|-----|------------|-------------------------|---------|-----------|-----|
| 1 | PB0 | PB0 | PA0 | PA0 | 40 |
| 2 | PB1 | PB1 | PA1 | PA1 | 39 |
| 3 | PB2 | PB2 | PA2 | PA2 | 38 |
| 4 | PB3 | PB3 | PA3 | PA3 | 37 |
| 5 | PB4 = SS# | PE0 | PA4 | PA4 | 36 |
| 6 | PB5 = MOSI | PE1 | PA5 | PA5 | 35 |
| 7 | PB6 = MISO | PE2 oder PD0 | PA6 | PA6 | 34 |
| 8 | PB7 = SCK | PE3 oder PD1 | PA7 | PA7 | 33 |
| 9 | RESET# | RESET#/PDI CLK | 39 | AVCC | 32 |
| 10 | VCC | 9 + 19 | 30 + 38 | GND | 31 |
| 11 | GND | 8 + 18 | 31 | VCC | 30 |
| 12 | XTAL2 | XTAL2 | PC7 | PC7 | 29 |
| 13 | XTAL1 | XTAL1 | PC6 | PC6 | 28 |
| 14 | PD0 = RX0 | PD0 oder PE2 = RXE0* | PC5 | PC5 | 27 |
| 15 | PD1 = TX0 | PD0 oder PE3 = PXE0* | PC4 | PC4 | 26 |
| 16 | PD2 = RX1 | PD2 | PC3 | PC3 | 25 |
| 17 | PD3 = TX1 | PD3 | PC2 | PC2 | 24 |
| 18 | PD4 | PD4 | PC1 | PC1 = SDA | 23 |
| 19 | PD5 | PD5 | PC0 | PC0 = SCL | 22 |
| 20 | PD6 | PD6 | PD7 | PD7 | 21 |

* Jumper

Probieren, ob
der D-Sub
noch hinpaßt.








Xmega-Trainer Typ 1
Übersicht
16. 12. 2013



Xmega-Trainer Typ1

Blatt 1 von 7

16. 12. 2013








Steckverbinder
Phoenix Contact
3,81 mm


Xmega-Trainer Typ1

Blatt 2 von 7

16. 12. 2013









Verpolschutz, frei nach Bob Pease.
Hier mit P-Kanal-FET.

Verpolschutz

Klemmenblock, 5,08 mm

+ 5 V
GND

J11



V5V


PWR 5 V

330R

R3

LED1

Q2



VCC

C8

100 n

C9

10 µF


PWR 3,3 V


220R

R4

LED2

MP1
Masse-
Meßpunkt
(Stift)







Xmega-Trainer Typ1

Blatt 7 von 7

16. 12. 2013



Xmega-Converterplatine

16. 12. 2013



| Xmega16A4U | | | |
|------------|----------------|----------|----|
| 8 | GND | | |
| 18 | GND | VCC | 9 |
| 30 | GND | | 19 |
| 38 | GND | | 31 |
| 35 | | AVCC | 39 |
| | RESET#/PDI CLK | | |
| 34 | PDI DATA | PC0 | 10 |
| | | PC1 | 11 |
| 36 | PR0 XTAL2 | RXC0 PC2 | 12 |
| 37 | PR1 XTAL1 | TXC0 PC3 | 13 |
| | | PC4 | 14 |
| 40 | PA0 ADC0 | PC5 | 15 |
| 41 | PA1 ADC1 | RXC1 PC6 | 16 |
| 42 | PA2 ADC2 | TXC1 PC7 | 17 |
| 43 | PA3 ADC3 | | |
| 44 | PA4 ADC4 | PD0 | 20 |
| 1 | PA5 ADC5 | PD1 | 21 |
| 2 | PA6 ADC6 | RXD0 PD2 | 22 |
| 3 | PA7 ADC7 | TXD0 PD3 | 23 |
| | | PD4 | 24 |
| | | PD5 | 25 |
| 4 | PB0 ADC8 | RXD1 PD6 | 26 |
| 5 | PB1 ADC9 | TXD1 PD7 | 27 |
| 6 | PB2 DAC0 | | |
| 7 | PB3 DAC1 | PE0 | 28 |
| | | PE1 | 29 |
| | | RXE0 PE2 | 32 |
| | | TXE0 PE3 | 33 |

| ATmega1284 | | | |
|------------|------------|--------------|----|
| 11 | GND | | |
| 31 | GND | VCC | 10 |
| 9 | RESET# | AVCC | 30 |
| 13 | XTAL1 | AREF | 32 |
| 12 | XTAL2 | | |
| 40 | PA0 | SCL PC0 | 22 |
| 39 | PA1 | SDA PC1 | 23 |
| 38 | PA2 | TCK PC2 | 24 |
| 37 | PA3 | TMS PC3 | 25 |
| 36 | PA4 | TDO PC4 | 26 |
| 35 | PA5 | TDI PC5 | 27 |
| 34 | PA6 | TOSC1 PC6 | 28 |
| 33 | PA7 | TOSC2 PC7 | 29 |
| 1 | PB0 XCK/T0 | RX0 PD0 | 14 |
| 2 | PB1 T1 | TX0 PD1 | 15 |
| 3 | PB2 INT2 | RX1 INT0 PD2 | 16 |
| 4 | PB3 OC0 | TX1 INT1 PD3 | 17 |
| 5 | PB4 SS# | OC1B PD4 | 18 |
| 6 | PB5 MOSI | OC1A PD5 | 19 |
| 7 | PB6 MISO | ICP1 PD6 | 20 |
| 8 | PB7 SCK | OC2 PD7 | 21 |

Xmega-Converterplatine
16. 12. 2013

ATmega1284

| | | Xmega16A4U | | | |
|----|------------|-------------------|----------------|------|------|
| 11 | GND | 8 | GND | | |
| 31 | GND | 18 | GND | VCC | 9 |
| 9 | RESET# | 30 | GND | | VCC |
| | | 38 | GND | | 31 |
| 13 | XTAL1 | 35 | | AVCC | 39 |
| 12 | XTAL2 | | RESET#/PDI CLK | | AVCC |
| | | 34 | PDI DATA | | PC0 |
| 40 | PA0 | 36 | PR0 XTAL2 | | PC1 |
| 39 | PA1 | | | RXC0 | PC2 |
| 38 | PA2 | 37 | PR1 XTAL1 | | PC3 |
| 37 | PA3 | | | TXC0 | PC4 |
| 36 | PA4 | 40 | PA0 ADC0 | SS | PC5 |
| 35 | PA5 | 41 | PA1 ADC1 | MOSI | PC6 |
| 34 | PA6 | 42 | PA2 ADC2 | MISO | PC7 |
| 33 | PA7 | 43 | PA3 ADC3 | SCK | |
| | | 44 | PA4 ADC4 | | PC6 |
| 1 | PB0 XCK/T0 | 1 | PA5 ADC5 | | PC7 |
| 2 | PB1 T1 | 2 | PA6 ADC6 | | PD0 |
| 3 | PB2 INT2 | 3 | PA7 ADC7 | SS | PD1 |
| 4 | PB3 OC0 | | | MOSI | PD2 |
| 5 | PB4 SS# | | | MISO | PD3 |
| 6 | PB5 MOSI | 4 | PB0 ADC8 | SCK | PD4 |
| 7 | PB6 MISO | 5 | PB1 ADC9 | | PD5 |
| 8 | PB7 SCK | 6 | PB2 DAC0 | | PD6 |
| | | 7 | PB3 DAC1 | | PD7 |
| | | | | | PE0 |
| | | | | | PE1 |
| | | | | RXE0 | PE2 |
| | | | | TXE0 | PE3 |
| | | | | | 32 |
| | | | | | 33 |
| | | | | | 10 |
| | | | | | 11 |
| | | | | | 12 |
| | | | | | 13 |
| | | | | | 14 |
| | | | | | 15 |
| | | | | | 16 |
| | | | | | 17 |
| | | | | | 18 |
| | | | | | 19 |
| | | | | | 20 |
| | | | | | 21 |
| | | | | | 22 |
| | | | | | 23 |
| | | | | | 24 |
| | | | | | 25 |
| | | | | | 26 |
| | | | | | 27 |
| | | | | | 28 |
| | | | | | 29 |
| | | | | | 30 |
| | | | | | 31 |
| | | | | | 32 |
| | | | | | 33 |



Xmega-Converterplatine
16. 12. 2013